課題解決事例
FPGAによる正確性向上
お客様の要望・課題
ADCのサンプリング位置を1ns±1nsステップで設定したいといった要望がございました。しかしながら、 Delayライン等を使用するとサンプリング位置のばらつきが大きくなってしまいます。
提案内容・効果
FPGAのOSERDESEを使用することで、お客様の要望であったステップ時間(1ns)のばらつきの低減を実現しました。 (クロックジッタ程度)さらにサンプリング周波数やステップ時間の可変化が可能になりました。
![FPGAによる正確性向上](https://www.iot-yec.com/cms/wp-content/uploads/2023/11/1-2.png)
ポイント
営業時間 8:30〜17:30
課題解決事例
ADCのサンプリング位置を1ns±1nsステップで設定したいといった要望がございました。しかしながら、 Delayライン等を使用するとサンプリング位置のばらつきが大きくなってしまいます。
FPGAのOSERDESEを使用することで、お客様の要望であったステップ時間(1ns)のばらつきの低減を実現しました。 (クロックジッタ程度)さらにサンプリング周波数やステップ時間の可変化が可能になりました。