課題解決事例
FPGA内のFIFOによるリソース使用率削減および消費電力削減
お客様の要望・課題
波形整形のため、複数の指定サイクル遅延分のデータを取り出したいといったご要望がございました。
(例)
データ①：(0～N)遅延
データ②：(0～M)遅延
データ③：(0～L)遅延
・・・
しかしながら、上述の手順を行うと、レジスタで構成した際の多くのレジスタが必要となり、リソース使用率大きくなります。さらに、サイクル毎にレジスタ値が変わる為、消費電力も大きくなります。
提案内容・効果
そこで、FPGAのFIFOを各遅延データ用に設置し、それぞれ読み出し開始タイミングを指定サイクル分遅らせることにで、課題を解決しました。 これにより、リソース使用率を削減することはもちろん、消費電力も併せて削減しました。
ポイント